DDR4 SDRAM: 16GBDDR4 Unggal komposisi 16bit lebar bit data tina bit 64bit
QSPI Flash: Sapotong 1GBQSPIFLASH, anu dianggo pikeun nyimpen file konfigurasi chip FPGA.
FPGA Bank: adjustable 12V, 18V, 2.5V, 3.0V tingkat, lamun perlu ngarobah tingkat, Anjeun ngan perlu ngaganti
Tingkat panganteur: Posisi anu saluyu tiasa disaluyukeun ku manik magnét.
Catu daya papan inti: catu daya 5-12V ngahasilkeun dua catu daya ngaliwatan chip T1 LTM4628 pikeun nyumponan sarat ayeuna FPGA
Métode ngamimitian dewan inti: JTAG, QSPIFLASH
Watesan suku tabung konektor: 4 ekstensi-speed tinggi, 120pin Panasonic AXK5A2137yg
Antarmuka SFP plat handap: 4 modul optik bisa ngahontal komunikasi serat optik-speed tinggi, kalawan laju nepi ka 10GB / s
Jam Plate GXB Fave: Plat handap nyayogikeun jam rujukan 200MHz pikeun transceiver GXB
The handap plat 40 -jarum extension: ditangtayungan 2 2.54mm baku 40 -pin extension J11 na J12, nu dipaké pikeun nyambungkeun modul dirancang ku parusahaan atawa sirkuit fungsi modul dirancang ku pamaké sorangan.
Jam plat inti: sababaraha sumber jam dina dewan. Ieu kalebet sumber jam sistem 100MHz
510kba100M000bag CMOS kristal
125MHz Transceiver Diferensial Jam Sittaid Sit9102 Kristal 300MHz DDR4 sumber jam diferensial éksternal SIT9102 kristal
JTAG port debug: MP5652 dewan inti ngabogaan 6PIN patch JTAG download panganteur debugging
Merenah pikeun pamaké pikeun debug FPGA nyalira
System reset: Dina waktos anu sareng, tombol ogé nyadiakeun sistem jeung sinyal reset global MP5652 dewan inti pikeun ngarojong kakuatan -on reset. Sakabéh chip geus reset
LED: Aya 4 lampu LED beureum dina dewan inti, salah sahijina indikator kakuatan rujukan DDR4
Tombol jeung switch: Aya 4 kenop dina piring handap, nu disambungkeun ka suku pipe pakait dina konektor J2.
Biasana tingkat luhur, mencét ka tingkat handap
Fitur konci séri Arria-10 GX kalebet: